# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-072943

(43) Date of publication of application: 17.03.1995

(51)Int.CI.

G05F 3/24

G05F 1/56

H03G 3/10

(21)Application number: 05-220235

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO ELECTRON KK

(22)Date of filing:

03.09.1993

(72)Inventor: KURODA TADASHI


KAJIWARA EIJI TAGUCHI TAKASHI YOSHIDA HIROSHI

**UCHIDA HIDEAKI** 

#### (54) CONSTANT VOLTAGE CIRCUIT

#### (57)Abstract:

PURPOSE: To provide a constant voltage circuit capable of obtaining constant voltage by suppressing the influence of the fluctuation of power supply voltage without causing the enlargement of a circuit scale. CONSTITUTION: This circuit is provided with a bias circuit 1 generating bias voltage Bias 1 and Bias 2 by receiving power supply voltage, a reference voltage generation circuit 2 generating reference voltage Vref by receiving power source voltage and bias voltage 2, and a voltage follower circuit which is provided with a differential amplifying stage 3 and output stages P6, R3, R4 and C1 to output the n-fold voltage of reference voltage Vref by receiving the bias voltage Bias 1 and reference voltage Vref and where reference voltage is inputted to one of the input terminal of the stage 3 and the 1/n voltage of voltage outputted from the voltage follower circuit is inputted to the other input terminal. Thus, voltage outputted from the voltage follower circuit is given to the reference voltage circuit 2 as the power supply voltage.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-72943

(43)公開日 平成7年(1995)3月17日


(51) Int. Cl. 6	識別記号 庁内整理番号	FI 技術表示箇所
G05F 3/24	Z 4237-5H	
1/56	310 E	
	F	-
H03G 3/10	В .	
		審査請求 未請求 請求項の数1 〇L (全9頁)
(21)出願番号	特願平 5 - 2 2 0 2 3 5	(71)出願人 000003078
(21) 出願日		株式会社東芝
(22)出願日	平成5年(1993)9月3日	神奈川県川崎市幸区堀川町 7 2 番地
	,	(71)出願人 000221199
	·	東芝マイクロエレクトロニクス株式会社
		神奈川県川崎市川崎区駅前本町25番地1
		(72)発明者 黒 田 正
		神奈川県川崎市幸区堀川町 5 8 0 番 1 号
		株式会社東芝半導体システム技術センター
		内
		(74)代理人 弁理士 佐藤 一雄 (外3名)
		最終頁に続く

#### (54) 【発明の名称】 定電圧回路

#### (57)【要約】

【目的】 回路規模の増大を招くことなく電源電圧の変動の影響を抑制し一定の電圧を得ることが可能な定電圧 回路を提供する。

【構成】 電源電圧を与えられてバイアス電圧Biasl 及びBias2 を発生するバイアス回路1と、電源電圧とバイアス電圧Bias2 とを与えられて基準電圧Vref を発生する基準電圧発生回路2と、差動増幅段3と出力段P6, R3及びR4、C1とを有し、バイアス電圧Bias1 と基準電圧Vref とを与えられて基準電圧Vref のn倍の電圧を出力するボルテージフォロワ回路であって、差動増幅段3の一方の入力端子には基準電圧が入力され、他方の入力端子にはボルテージフォロワ回路から出力された電圧の1/nの電圧が入力されるボルテージフォロワ回路から出力された電圧がバイアス回路1及び基準電圧発生回路2に電源電圧として与えられる。



#### 【特許請求の範囲】

【請求項1】電源電圧を与えられて第1及び第2のバイ アス電圧を発生するパイアス回路と、

1

前記電源電圧と、前記パイアス回路から発生された前記 第1のバイアス電圧とを与えられて基準電圧を発生する 基準電圧発生回路と、

差動増幅段と出力段とを有し、前記パイアス回路から発 生された前記第2のパイアス電圧と前記基準電圧発生回 路から発生された前記基準電圧とを与えられて前記基準 電圧のn(nは、任意の正の数)倍の電圧を出力するポ 10 力する。 ルテージフォロワ回路であって、前記差動増幅段の一方 の入力端子には前記基準電圧発生回路から発生された前 記基準電圧が入力され、他方の入力端子には前記ボルテ ージフォロワ回路から出力された前記電圧の1/nの電 圧が入力される前記ポルテージフォロワ回路とを備え、 前記ポルテージフォロワ回路から出力された前記電圧 が、前記パイアス回路及び前記基準電圧発生回路に前記 電源電圧として与えられることを特徴とする定電圧回 路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電源電圧を安定化する ために用いる定電圧回路に関し、特に電卓や時計、マイ クロコンピュータ等の小型電子機器に内蔵する集積回路 として好適なものに関する。

[0002]

【従来の技術】近年、電卓、時計、電子手帳等の小型電 子機器は、複雑な機能を有するシステムとして構成され ている。また、液晶表示部を持つ電子機器も多く、この ような機器は液晶駆動用電源に4倍昇圧回路等を有して 30 いる。ここで、4倍昇圧回路に供給する電源には、電源 電圧の変動に拘らず一定を保つ定電圧回路の出力を用い るのが一般的である。

【0003】図7に、従来の定電圧回路の構成を示す。 バイアス回路11から電圧Bias! とBias2が発生され、 電圧Bias2 は基準電圧発生回路12へ与えられ、電圧Bi aslは差動アンプ13ヘバイアス供給している。基準電 圧発生回路12は、電圧Vrefを出力して差動アンプ1 3の反転入力端子に与える。

【0004】差動アンプ13と、抵抗R3及びR4、P チャネルトランジスタP6とでポルテージフォロワ回路 が構成されている。ここで、抵抗R3とR4とを接続す るノード15が、差動アンプ13の非反転入力端子に接 続されている。

【0005】抵抗R3及びR4と、Pチャネルトランジ スタP6とは、接地電圧Vss端子と電源電圧VDD端子と の間に直列に接続されており、抵抗R4とトランジスタ P6との間からは定電圧Vreg2が出力される。また、抵 抗R4とPチャネルトランジスタP6とを接続するノー ドと差動アンプ13の出力端子との間には、位相補償用 50 Vreg2 = Vref + VR4

のコンデンサC1が接続されている。

【0006】図8に、この定電圧回路の具体的な構成を 示す。ここで、各トランジスタは飽和領域であって、脳 値電圧よりも低い電圧で動作する弱反転領域にあるとす る。

【0007】パイアス回路11は、Nチャネルトランジ スタN1及びN2と、抵抗R1、Pチャネルトランジス タP1及びP2から構成され、電源電圧VDD及び接地電 圧Vssを供給されてバイアス電圧Biasl 及び Bias2を出

【0008】基準電圧発生回路12は、接地電圧Vss端 子と電源電圧VDD端子との間に抵抗R2とPチャネルト ランジスタP3とが直列に接続されている。トランジス タP3のゲートにパイアス電圧Bias2 が供給され、抵抗 R2とPチャネルトランジスタP3のソースとを接続す るノードから基準電圧Vre!が出力される。

【0009】ここで、パイアス回路11のパイアス電圧 Biasl は電源電圧 VDDに依存せずに一定であり、またバ イアス電圧Bias2 は電源電圧VDDの変化に応じてPチャ 20 ネルトランジスタ P 1 のドレイン・ソース間電圧と P チ ャネルトランジスタP2のゲート・ソース間電圧とが一 定になるように追随する。この結果、基準電圧発生回路 12から発生される基準電圧Vrefは、電源電圧VDDに 依存せずに一定を維持する。

【0010】差動アンプ13は、Nチャネルトランジス タN3~N5と、PチャネルトランジスタP4及びP5 とでカレントミラー型の回路を構成している。Nチャネ ルトランジスタN3のゲートにはバイアス電圧Biasl が 入力され、NチャネルトランジスタN4のゲートには基 準電圧Vrei が入力される。NチャネルトランジスタN 4とPチャネルトランジスタP4とを接続するノードか ら発生される電圧がノード14を介してPチャネルトラ ンジスタP6のゲートに入力され、Pチャネルトランジ スタP6のドレイン電流が制御される。

【0011】また、NチャネルトランジスタN5のゲー トには、抵抗R3及びR4を接続するノード15が接続 されている。このため、このノード15が基準電圧Vre 「と等電位になるように、ノード14の電位がPチャネ ルトランジスタP6、抵抗R4及びR3を介してノード 15ヘフィードパックされる。

【0012】ここで、差動アンプ13へ入力される電圧 Vrei と、ノード15の電位とが一致して平衡状態に到 達したとき、即ち抵抗R3の両端の電圧VR3がVrefに 等しい場合には、抵抗R4の両端の電圧VR4は、

 $VR4 = Vref \times R 4 / R 3$ (1) となる。

【0013】この結果、抵抗R4とPチャネルトランジ スタP6とを接続するノードから出力される電圧Vreg2 は、

(2)

となる。

【0014】また、バイアス回路11において、Nチャ ネルトランジスタN1及びN2のそれぞれのゲート・ソ ース間電圧をVGSN1、VGSN2とすると、この両者は一致 する。パイアス電圧Bias2 は電源電圧VDDの変動に対し て一定の電圧差を維持しながら追随することになる。即 ち、PチャネルトランジスタP1及びP2のゲート・ソ ース間電圧をVGSP1、VGSP2とすると、この両者も一致 して一定の値を維持する。

【0015】この結果、電源電圧VDD端子から、Pチャ ネルトランジスタP1、抵抗R1、Nチャネルトランジ スタN1、接地電圧Vss端子を流れる電流I1は、電源 電圧VDDに依存せずに一定である。同様に、電源電圧V DD端子、PチャネルトランジスタP2、Nチャネルトラ ンジスタN2、接地電圧Vss端子を流れる電流I2は、 電源電圧VDDに依存せずに一定である。

【0016】基準電圧発生回路12において、バイアス 電圧Bias2 をゲートに印加されるPチャネルトランジス タP3のゲート・ソース間電圧VGSは、Pチャネルトラ ンジスタP2のゲート・ソース間電圧VGSと一致する。 このため、電源電圧VDD端子、Pチャネルトランジスタ P3、抵抗R2、接地電圧Vss端子を流れる電流I3 は.

 $I 3 = I 2 \times P 3 / P 2$ (3) となる。

【0017】この結果、基準電圧発生回路12の基準電 圧Vrei は、次のような式(4)で表される。

 $Vref = I 3 \times R 2$ (4)

このように、基準電圧 V ref は電源電圧 V DDに依存する ことなく一定の値を維持することができる。

【0018】差動アンプ13において、Nチャネルトラ ンジスタN3はバイアス電圧Bias1をゲートに入力され 定電流動作を行う。また、NチャネルトランジスタN4 及びN5は、サイズが一致しており、同様にPチャネル トランジスタP4及びP5もサイズが一致している。

【0019】基準電圧VrefがNチャネルトランジスタ N4のゲートに入力されると、電源電圧VDD、Pチャネ ルトランジスタP4、NチャネルトランジスタN4、N チャネルトランジスタN3、及び接地電圧Vss端子との 間に電流が流れて、ノード14の電位が決定される。こ 40 のノード14の電位がPチャネルトランジスタP6のゲ ートに入力され、このトランジスタP6が動作して、電 源電圧VDD端子から抵抗R4、R3、及び接地電圧Vss 端子の間に電流が流れる。

【0020】抵抗R3及びR4とを接続するノード15 の電圧をV15とすると、差動アンプ13は基準電圧Vre [と電圧V15とが一致するように動作する。即ち、差動 アンプ13は、ノード14から出力する電位をPチャネ ルトランジスタP6のゲートに与えることで、電源電圧

R3、接地電圧Vss端子の間を流れる電流を制御し、V ref = V15となるように動作する。

[0021]

【発明が解決しようとする課題】このような従来の定電 圧回路には、次のような問題があった。

【0022】電源電圧VDDが変動しても基準電圧Vref は一定を維持し、出力電圧Vreg も一定を保つ。しか し、バイアス電圧Biasl 及びBias2 、基準電圧Vref が 一定であって、電源電圧VDDが大きく変動した場合に 10 は、PチャネルトランジスタP2とPチャネルトランジ スタP3との間のドレイン・ソース間電圧VDSは大きく

【0023】トランジスタP2及びP3は上述したよう に飽和領域で動作しており、本来はそれぞれに流れる電 流はドレイン・ソース間電圧VDSに依存することなくほ ぼ一定を維持するように動作する。ところが、図9に示 されたように、電圧VDSが大きくなると、ドレイン電流 IDSが徐々に増加していく。図中、A点とB点とでは差 が生じる。これは、トランジスタの製造プロセスに起因 20. する現象であって、飽和領域でありながら、ドレイン・ ソース間電圧VDSにドレイン電流IDSが依存している。 【0024】電源電圧VDDが大きくなると、結果的にド レイン・ソース間電圧VDSも大きくなるため、ドレイン 電流IDSも徐々に増加していくことになる。図8におけ るバイアス回路11において、電源電圧VDD端子、Pチ ャネルトランジスタP2、NチャネルトランジスタN 2、接地電圧Vss端子を流れる電流 I 2と、基準電圧発 生回路12における電源電圧VDD端子、Pチャネルトラ ンジスタP3、抵抗R2、接地電圧Vss端子を流れる電 30 流 I 3 とが増加することになり、基準電圧 V re fが大き くなってしまう。これにより、この定電圧回路の出力電 圧Vreg も大きくなり、一定を維持することができなく なる.

【0025】以下に、このような問題を具体的な数値を ・ 用いて説明する。出力電圧Vreg が1.6Vとなるよう に、抵抗R3及びR4をともに500kオームに設定す る。また、電源電圧VDD端子、Pチャネルトランジスタ P3、抵抗R2、接地電圧Vss端子を流れる電流 I3 が、1μΑであって、抵抗R2が800kオームに設定 されているとする。この場合、基準電圧Vrefは0.8 Vであり、出力電圧Vreg はV15の2倍に等しいことか ら、Vreg は1.6 Vと所望の値になることがわかる。 【0026】ここで、電源電圧 V DDが 1. 6 V よりも上 昇し、約5Vまで高くなったとする。Pチャネルトラン ジスタP3には上述したようなドレイン・ソース間電圧 VDSによりドレイン電流Idsが変化する特性があるた め、電流I3が1μAよりも大きくなる。仮に、電流I 3 が 1. 1 μ A になったとすると、基準電圧 Vref は、  $Vrei = 1. 1 \mu A \times 800 k J - \Delta = 0. 88 V E J$ VDD端子、PチャネルトランジスタP6、抵抗R4及び 50 る。これにより、出力電圧Vreg は、Vreg = 0.88

30

40

 $\times 2 = 1$ . 76 Vとなり、所望の値1. 6 Vが得られな くなる。

【0027】電源電圧VDD端子、Pチャネルトランジス タP2、NチャネルトランジスタN2、接地電圧Vss端 子を流れる電流I2も電流I3と同様に、電源電圧VDD により変化する。この結果、出力電圧 Vreg も電源電圧 VDDの影響を受けて変動することになる。例えば、出力 電圧Vreg を基準電圧として液晶表示用に4倍昇圧電圧 を得ようとすると、1.76×4=7.04 Vとなっ 圧となる。この結果、液晶にかかる電圧が過大となっ て、表示品質を劣化させるなどの問題が生じる。

【0028】従来の定電圧回路には、図10に示された ような構成を有するものもあった。この図10に示され た回路のより詳細な回路構成は図11に示している。

【0029】この定電圧回路は図7に示された回路を2 つ備えており、パイアス回路11、基準電圧発生回路1 2、差動アンプ13、抵抗R3及びR4、Pチャネルト ランジスタP6、容量C1から成る1段目の定電圧回路 から電圧Vreg!1 を発生させる。この電圧Vreg!1 を、 次段のパイアス回路21、基準電圧発生回路22、差動 アンプ23、抵抗R7及びR8、Pチャネルトランジス タP12、容量C2から成る1段目の定電圧回路から最 終的な出力電圧Vregl2 を発生させる。

【0030】電圧Vregllは、電源電圧VDDに対して大 きく変動することがない。このため、出力電圧Vregl2 は、電源電圧VDDの影響を受けにくい。

【0031】しかし、この図10に示された定電圧回路 では、図7に示された回路の2倍の素子数及びパターン 面積を必要とする。

【0032】さらに、図10に示された定電圧回路は、 図7に示された回路の2倍の消費電流が必要となる。

【0033】本発明は上記事情に鑑みてなされたもの で、回路規模の増大を招くことなく電源電圧の変動の影 響を抑制し一定の電圧を得ることが可能な定電圧回路を 提供することを目的とする。

[0034]

【課題を解決するための手段】本発明の定電圧回路は、 電源電圧を与えられて第1及び第2のパイアス電圧を発 生するバイアス回路と、前記電源電圧と、前記バイアス 回路から発生された前記第1のバイアス電圧とを与えら れて基準電圧を発生する基準電圧発生回路と、差動増幅 段と出力段とを有し、前記パイアス回路から発生された 前記第2のバイアス電圧と前記基準電圧発生回路から発 生された前記基準電圧とを与えられて前記基準電圧のn 倍の電圧を出力するポルテージフォロワ回路であって、 前記差動増幅段の一方の入力端子には前記基準電圧発生 回路から発生された前記基準電圧が入力され、他方の入 力端子には前記ポルテージフォロワ回路から出力された 前記電圧の1/nの電圧が入力される、前記ポルテージ 50

フォロワ回路とを備え、前記ポルテージフォロワ回路か ら出力された前記電圧が、前記バイアス回路及び前記基 準電圧発生回路に前記電源電圧として与えられることを 特徴としている。

[0035]

【作用】定電圧回路から出力された電圧をバイアス回路 及び基準電圧発生回路への電源電圧として与えること で、パイアス回路及び基準電圧発生回路の電源電圧は定 電圧回路から出力された電圧以上に高くなることがなく て、本来の1.6V×4=6.4Vとは大きく異なる電 10 なり、パイアス回路から発生される第1及び第2のパイ アス電圧と基準電圧発生回路から発生される基準電圧と は精度が高く安定したものとなり、その結果ポルテージ フォロワ回路から安定した高精度な電圧が出力される。 [0036]

> 【実施例】以下、本発明の一実施例について図面を参照 して説明する。

【0037】図1に、本実施例における定電圧回路の構 成を示す。パイアス回路1は、パイアス電圧Bias! 及び Bias2 を発生し、バイアス電圧Bias1 は差動アンプ3へ 供給し、パイアス電圧Bias2 は基準電圧発生回路2へ供 給する。基準電圧発生回路2は、基準電圧Vrefを発生 して差動アンプ3の反転入力端子に入力する。また、差 動アンプ3と、抵抗R3及びR4、Pチャネルトランジ スタP6、容量C1でポルテージフォロワ回路が構成さ れている。ここで、抵抗R3とR4とを接続するノード 5は、差動アンプ3の非反転入力端子に接続されてい る。さらに、PチャネルトランジスタP6と抵抗R4と を接続するノードからは、この定電圧回路の出力電圧に 相当する電圧 Vreg が出力される。このトランジスタP 6と抵抗R4とを接続するノードと、差動アンプ3の出 力端子とPチャネルトランジスタP6のゲートとを接続 するノードとは、位相補償用のコンデンサC1が接続さ れている。

【0038】そして、本実施例による定電圧回路は、出 力電圧Vregが、バイアス回路1と基準電圧発生回路2 の電圧源として供給される点に特徴がある。

【0039】図2に、本実施例による定電圧回路の詳細 な回路構成を示す。図8に示された定電圧回路と比較 し、PチャネルトランジスタP1、P2及びP3のドレ インに、電源電圧 V DDの替わりに出力電圧 V reg を供給 する点が相違する。図8の要素と同一の要素にはそれぞ れ同一の番号を付して説明を省略する。

【0040】次に、本実施例における定電圧回路の動作 について、電源電圧VDD、基準電圧Vref、出力ノード 4及び5、パイアス電圧Biasl 及びBias2、本実施例に おける出力電圧Vreglと従来の定電圧回路における出力 電圧Vreg2の時間的変化を示した図3を用いて説明す

【0041】差動アンプ3のPチャネルトランジスタP 4及びP5のソースと、PチャネルトランジスタP6の

ソースにそれぞれ電源電圧VDDを供給して比較的速く電 位を上昇させていくと、PチャネルトランジスタP4の ゲート・ソース間電圧VGSが増大して、Pチャネルトラ ンジスタP4がオンする方向へ向かう。

【0042】しかしながら、ノード4は、VDD、Pチャ ネルトランジスタP4、ノード4、C1、R4、R3、 Vssの経路でスタート回路を形成しているため、C1と PチャネルトランジスタP4とでCRの時定数でレベル が生じる。従って、電源立ち上げ段階、つまり、図3の 領域の状態となり、ノード4とVDDとの間に電位差が生 10 じることになる。言い換えれば、Pチャネルトランジス タP6にVGSが生じ、ON状態に至る。

【0043】この結果、VDD、Pチャネルトランジスタ P6、抵抗R4、R3、Vss間に電源が流れ始め、ノー ド5及び出力電圧Vreglにレベルが生じ、この出力電圧 Vreglがパイアス回路 1 へ供給されると、バイアス回路 1が徐々に動作を開始する。これにより、バイアス回路 1から出力されるパイアス電圧Biasl 及びBias2 と接地 電圧Vssとの間に電圧レベルが生じていく。バイアス電 圧Bias2 に電圧レベルが生じると、この電圧Bias2 を入 20 力される基準電圧発生回路 2 の P チャネルトランジスタ P3が動作し、基準電圧Vref と接地電圧Vssとの間に 電位差が生じる。また、バイアス電圧Bias1 に電圧レベ ルが生じると、この電圧Biasl を入力される差動アンプ 3のNチャネルトランジスタN3が動作する。これは図 3の領域 I の動作を示す。

【0044】更に電源電圧VDDのレベルが上昇していく と、差動アンプ3の出力ノード4の電位と電源電圧VDD との間の電位差が大きくなる。この電位差は、Pチャネ ルトランジスタP6のゲート・ソース間電圧VGSに相当 し、閾値電圧Vthまで大きくなると、Pチャネルトラン ジスタP6がオンする。これにより、出力電圧Vreglは 電源電圧VDDとほぼ等しいレベルになる。これは図3の 領域Ⅱの動作を示す。

【0045】電源電圧VDDがさらに上昇すると、バイア ス回路1及び基準電圧発生回路2には定電流が流れ始め る。この結果、基準電圧発生回路2において、電圧Vre gl端子、PチャネルトランジスタP3、抵抗R2、接地 電圧Vss端子の間に流れる定電流と、抵抗R2との積に 等しい基準電圧Vrelが発生され出力されることにな る。

【0046】また、差動アンプ3において定電流が流れ だすと、この出力ノード4の電位がPチャネルトランジ スタP6に流れるドレイン電流を制御する。これによ り、抵抗R3及びR4を接続するノード5の電圧レベル が基準電圧Vrefと一致するように、電源電圧VDD端 子、PチャネルトランジスタP6、抵抗R4及びR3、 接地電圧Vss端子の間を流れる電流が調整される。この 結果、出力電圧Vreglも設定されたレベルを保持するよ うに動作する。

【0047】そして、本実施例では上述のようにバイア ス回路及び基準電圧発生回路に供給する電源として、出 力電圧Vregl を用いている。このため、図3に示され たように、電源電圧VDDが定常レベルよりも大きくなっ た場合にも、従来の回路における出力電圧Vreg2とは異 なり、バイアス回路及び基準電圧発生回路に供給される 電源は出力電圧 V reg1以上に高くなることがなく、安定 した基準電圧Vref を発生させて一定の定電圧Vreglを 出力することができる。

【0048】また、従来は高精度な定電圧Vreg を得る ためには、図10を用いて説明したように2段構成とな り、素子数の増加を招いていた。これに対し、本実施例 では1段の構成で素子数の増加を招くことなく安定した 定電圧出力を得ることができる。このため、集積回路化 した場合にパターン面積の増大を防止することができ る。

【0049】また、図10に示された回路のように2段 構成とした場合には消費電流が増加するが、本実施例で は消費電流の増加を招くことなく高精度の定電圧Vreg を得ることができる。

【0050】次に、本発明の他の実施例による定電圧回 路の構成を図4に示す。この実施例は、負の電源電圧V DDを使用して負の出力電圧 Vreg を発生する点に特徴が ある。負の電源電圧VDDを用いることで、バイアス回路 31、基準電圧発生回路32、差動アンプ33、出力段 を構成するトランジスタの極性が反転している。また、 出力段において図2に示された実施例で用いていた抵抗 R3及びR4の替わりに、NチャネルトランジスタN1 6~N18からなるMOS抵抗を用いている。

【0051】図5に、本発明のさらに他の実施例による 定電圧回路の構成を示す。本実施例では、2段の差動ア ンプ43及び46を用いている点に特徴がある。 Nチャ ネルトランジスタN21及びN22と、Pチャネルトラ ンジスタP21及びP22、抵抗R21を有するパイア ス回路41と、抵抗R22及びPチャネルトランジスタ P23を有する基準電圧発生回路42と、Nチャネルト ランジスタN23~N25、PチャネルトランジスタP 24及びP25を有する差動アンプ43と、抵抗R23 及びR24、PチャネルトランジスタP26、容量C2 1, C22を有する出力段とで、出力電圧Vreg21 を発 生する。この電圧Vreg21が、2段目のNチャネルトラ ンジスタN26~N28とPチャネルトランジスタP2 7及びP28を有する作動アンプ46の、Nチャネルト ランジスタN27のゲートに与えられる。また、Nチャ ネルトランジスタN26のゲートには、バイアス回路4 1から発生されたパイアス電圧Biasl が入力される。こ の作動アンプ46の出力ノード27から出力された電位 が、PチャネルトランジスタP29、抵抗R25及び容 量C23から成る出力段に与えられ、トランジスタP2 50 9及び抵抗R25に流れる電流が調節されて、出力電圧

30

Vreg2のレベルが制御される。

【0052】この実施例では、抵抗R24とPチャネルトランジスタP26とを接続するノードから出力される電圧Vreg21が、パイアス回路41と基準電圧発生回路42とに電源として供給される。これにより、上述した図2に示された実施例と同様に、電源電圧VDDの影響を受けずに一定の電圧Vreg21が発生される。この定電圧Vreg21とパイアス電圧Bias1とが差動アンプ46に入力され、発生された出力ノード27の電位により出力段のトランジスタP29及び抵抗R25に流れる電流が調りた対した。これにより、図2の実施例以上に電源電圧VDDの変動の影響を受けない定電圧Vreg22を発生することができる。

【0053】図6に、本発明のさらに他の実施例による定電圧発生回路の構成を示す。この実施例は、図5に示された実施例と比較し、パイアス回路41、基準電圧発生回路42に供給する電源に、出力段のPチャネルトランジスタP26のソースから出力される電圧Vreg21ではなく、PチャネルトランジスタP29のソースから出力される電圧Vreg22を用いている点が相違する。この実施例においても、電源電圧VDDが高くなってもパイアス回路41及び基準電圧発生回路42に供給される電源は電圧Vreg22以上になることがなく、安定した基準電圧Vrefを発生させることで、電源変動の影響を受けずに安定した電圧Vregを出力することができる。

【0054】上述した実施例はいずれも一例であり、本発明を限定するものではない。図2、図4~図6に示されたものと具体的な回路構成が異なっていてもよく、例えばバイアス回路を例にとれば電源を与えられてバイアス電圧を発生し得るものであればいかなる構成から成るものであっても本発明を適用することができる。

#### [0055]

【発明の効果】以上説明したように本発明の定電圧回路 は、定電圧回路から出力された電圧をバイアス回路及び 基準電圧発生回路への電源電圧として与えるため、バイ アス回路及び基準電圧発生回路の電源電圧は定電圧回路 から出力された電圧以上に高くならず、第1及び第2の パイアス電圧と基準電圧は精度が高く安定したものとな り、ポルテージフォロワ回路から安定した高精度な電圧 が出力される。

#### 【図面の簡単な説明】

【図1】本発明の一実施例による定電圧回路の構成を示したブロック図。

【図2】同定電圧回路の詳細な構成を示した回路図。

【図3】同定電圧回路における各電圧波形の時間的変化 を示した説明図。

【図4】本発明の他の実施例による定電圧回路の構成を示したプロック図。

【図5】本発明のさらに他の実施例による定電圧回路の構成を示したブロック図。

【図 6 】本発明のさらに他の実施例による定電圧回路の 構成を示したプロック図。

【図7】従来の定電圧回路の構成を示したプロック図。

【図8】同定電圧回路の詳細な構成を示した回路図。

【図9】同定電圧回路におけるトランジスタP2及びP3のドレイン・ソース間電圧とドレイン電流との関係を示した説明図。

【図10】従来の他の定電圧回路の構成を示したブロック図。

【図11】同定電圧回路の詳細な構成を示した回路図。 【符号の説明】

1, 31, 41 バイアス回路

2, 32, 42 基準電圧発生回路

3, 33, 43, 46 差動アンプ


ス電圧を発生し得るものであればいかなる構成から成る 30 N1~N5, N11~N19, N21~N28 Nチャ ものであっても本発明を適用することができる。 ネルトランジスタ

P1~P6, P11~P15, P21~P29 Pチャネルトランジスタ


R1~R4, R21~R25 抵抗

C1, C21~C23 容量


【図1】




【図2】









# 【図4】




【図5】




【図6】




[図7]






【図8】

[図9]




ドレイン・ソース間電圧 (VDS)

【図10】



#### 【図11】



### フロントページの続き

- (72)発明者 梶 原 栄 次
  - 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター 内
- (72)発明者 田 口 隆

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター 内

(72)発明者 吉 田 博 史

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社 内

(72)発明者 内 田 英 明

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社 内